PLL

PLL原理讲义锁相环基本原理一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1，Ud=Kd(θi–θo)UF=UdF（s）θiθo图1一．鉴相器（PD）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。1.异或门鉴相器异或门的逻辑真值表示于表1，图2是逻辑符号图。|输入|输出||A|B|F||0|0|0||0|1|1||1|0|1||1|1|0|表1图2从表1可知，如果输入端A和B分别送2π入占空比为50%的信号波形，则当两者存在相位差(θ时，输出端F的波形的占空比与(θ有关，见图3。将F输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与(θ有关，这样，我们就可以利用异或门来进行相位到电压(θ的转换，构成相位检出电路。于是经积图3分器积分后的平均值（直流分量）为：UU=Vdd*(θ/((1)Vcc不同的(θ，有不同的直流分量Vd。(θ与V的关系可用图4来描述。从图中可知，两者呈简单线形关1/2Vcc