ASIC乘法器设计资料

Name: ASIC乘法器设计资料
Rating: 4.5 (36 reviews)
Author: qq_27478

上传者：qq_27478 2021-05-22 02:15:20上传 ZIP文件 16.38MB 热度 36次

多年收集的FPGA/CPLD设计乘法器的资料,包括诸多论文和设计文档

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

ASIC乘法器设计资料

多年收集的FPGA/CPLD设计乘法器的资料,包括诸多论文和设计文档

大小：16.38MB | 2021-05-22 02:15:20
乘法器设计

32bit乘法器设计，使用booth编码和Wallancetree设计

大小：0B | 2019-05-13 17:22:15
eda设计乘法器

数字电路设计入门技术，简单的乘法器设计，内涵veriloghdl小程序

大小：0B | 2019-09-14 06:40:32
fpga乘法器设计

这是乘法器的一种思路.运用了华莱士树的算法,并且有booth算法作为补充,是一种高效可靠的乘法器思路...

大小：0B | 2019-05-16 06:13:52
FPGA乘法器设计

大小：0B | 2019-02-17 00:03:28
booth乘法器设计报告

华中科大的booth乘法器报告，写的很详细，包括原理和代码

大小：0B | 2019-05-15 13:58:16
FPGA乘法器的设计

大小：0B | 2019-02-17 00:03:29
定点乘法器

Fixed point multiplier

大小：0B | 2019-06-27 00:31:11
高速乘法器

硬件乘法器发展史高速乘法器DSP芯片国外乘法器

大小：0B | 2019-05-15 13:58:08
乘法器实验

大小：0B | 2019-01-07 08:21:28
verilog乘法器

大小：0B | 2019-03-08 11:31:08
3位乘法器设计

大小：0B | 2019-01-02 04:14:09
乘法器eda

乘法器的veriloghdl描述

大小：0B | 2019-09-14 06:40:20
FPGA乘法器

VerilogHDL的全并行乘法器，基于流水线的乘法器，设计说明及代码

大小：0B | 2019-09-02 20:30:11
FPGAVHDL乘法器

大小：0B | 2019-02-17 00:03:52
浮点乘法器

浮点乘法器相关介绍，全是英文的哦！基于FPGA浮点乘法器的设置，有兴趣的看看

大小：0B | 2019-05-15 13:58:28