eda实用教程

在Verilog HDL中,描述组合逻辑时常用的assign结构。 Equal=(a= =b)?1:0,这是一种在组合逻辑实现分支判断时常用的格式。 测试模块用于检测模块设计是否正确。它给出模块的输入信号,观察模块的内部信号和输出信号,如果发现结果与预期有偏差,则需要对设计模块进行修改。 综合就是把compare.v文件送到synplify或其他综合器处理,在选定实现器件和选取生成verilog网表的前提下,启动综合器的编译。综合器会自动生成一系列文件,向操作者报告综合的结果。其中生成的Verilog netlist文件(扩展名为.vm),表示自动生成的门级逻辑结构网表,仍然用Verilog语