龙芯 2G 处理器数据手 册

片内集成一个 64 位的四发射超标量 GS464 高性能处理器核; 处理器核流水线采用四发射动态超标量,9-10 级的超流水线结构,支持寄 存器重命名、动态调度、分支预测和其他的乱序执行技术; 处理器核包括 2 个全流水的 64 位双精度浮点乘加部件; 处理器核包含 64KB 数据 Cache 和 64KB 的指令 Cache; 兼容 IEEE754 标准的浮点单元,支持全流水的浮点加减、乘法、乘加等运 算,支持硬件除法和开平方根运算,浮点单元还支持龙芯多媒体指令; 64 项 JTLB(Joint TLB),每个表项以奇/偶页成对组织,记录 4KB-4MB 页大小的共 128 个页面,页大小可动态变化。TLB 中通过执行保护位防止 缓冲区溢出攻击; 16 项独立的指令 TLB,提高指令地址映射的效率; 分离的 64KB 一级指令 Cache 和 64KB 一级数据 cache,四路组相联结构, 块大小为 32 字节; 片内集成 1MB 二级 Cache,通过目录维护 I/O DMA 访问的 Cache 一致 性; 片内集成 64 位 400MHz 的 DDR2/3 控制器; 片内集成 16 位 800MHz 的高速 HyperTransport 控制器; 片内集成 32 位 100MHz PCIX/66MHz PCI;集成 32 位 PCI/PCI-X 总线控制 器,符合 PCI-X 1.0b 规范,兼容 PCI2.3; 1 GHz 的主频,可动态调节频率,支持动态功耗管理; 一个 LPC、一个 UART、1 个 SPI、16 路 GPIO 接口;