可重配置混合MPSoC上顺序程序的并行数据流执行

Name: 可重配置混合MPSoC上顺序程序的并行数据流执行
Rating: 4.5 (32 reviews)
Author: qq_48412

上传者：qq_48412 2021-05-08 10:24:20上传 PDF文件 935.43KB 热度 32次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

可重配置混合MPSoC上顺序程序的并行数据流执行

可重配置混合MPSoC上顺序程序的并行数据流执行

大小：935KB | 2021-05-08 10:24:20
基于SRAM的可重配置电路

基于SRAM的可重配置电路

大小：56.44 KB | 2021-02-06 02:39:40
Altera可重配置PLL手册中文

Altera可重配置PLL手册(中文)，推荐给大家。

大小：0B | 2018-12-25 01:32:50
基于SRAM的可重配置电路PLD

基于SRAM的可重配置PLD(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中PLD的逻辑功能...

大小：136KB | 2020-09-01 02:58:16
XILIN重配置文档

大小：0B | 2019-01-02 23:36:37
部分重配置论文

Self-PartialandDynamicReconfigurationImplementatio...

大小：0B | 2019-07-20 00:08:23
altera pll重配置

altera pll重配置模块可解决频率切换应用场合，只用一个锁相环能代替多个，并不存在布线报警。

大小：0B | 2018-12-25 01:32:54
FPGA前沿：可重配置计算的新应用

大小：0B | 2019-01-02 23:37:12
基于小波概要的并行数据流聚类

许多应用中会连续不断产生大量随时间演变的序列型数据,构成时间序列数据流,如传感器网络、实时股票行情、...

大小：2.12MB | 2021-03-30 07:43:54
Altera可重配置PLL使用手册

Altera可重配置PLL使用手册

大小：424.58 KB | 2018-12-25 01:32:56
cycloneIVPLL重配置源代码

基于Quartus15的cycloneIVPLL重配置源代码，已经封装完成，可以直接调用。仅使用了A...

大小：0B | 2019-05-13 16:02:15
基于FPGA的动态可重配置短波收发机

使用基于模块化的动态部分重配置技术,构建了基于FPGA的动态可重配置软件无线电系统平台,并在该平台上...

大小：186KB | 2020-10-28 06:33:24
EDA PLD中的基于SRAM的可重配置电路

基于SRAM的可重配置PLD(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中PLD的逻辑功能...

大小：79KB | 2020-11-26 17:15:10
软件无线电平台可重配置接口的实现

实现了一种用于上位机和FPGA处理板之间通信的可重配置接口,详细介绍了该接口的包格式设计和FPGA逻...

大小：217KB | 2020-11-06 19:47:57
用IRL因特网可重配置逻辑来构建可升级的系统

用IRL（因特网可重配置逻辑）来构建可升级的系统

大小：0B | 2019-09-04 07:57:26
基于System ACE的FPGA全局动态可重配置的研究

FPGA的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换,从而...

大小：623KB | 2021-02-01 10:49:43