VSCPU:非常简单的cpu设计 源码

中央处理器 非常简单的cpu设计 处理器由4个简单阶段FETCH(从ROM存储器中提取指令),ADDR阶段,执行指令的FETCH阶段和非常简单的INTR阶段(仅与可屏蔽中断一起工作)组成。这是一个简单的uni项目,因为我没有提供太多要点。如果您想了解有关处理器的更多信息,可以找到一个pdf文件,该文件在塞尔维亚语中提供了更多说明。