采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

“随着数/模转换器(DAC)、模/数转换器(ADC)的广泛应用,高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标,然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约,而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要,本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间,同时要折衷考虑增益与频率特性及共模抑制比(CMRR)和电源抑制比(PSRR)等性能。 常见的用于主运放设计的结构大致可分3种:两级式(TwoStage)结构、套简式共源共栅(Tele