在芯片设计中嵌入eFPGA——从起点开始

虽然系统级芯片(SoC)的架构师们已了解嵌入式FPGA(eFPGA)内核能如何为他们的ASIC/SoC设计增加价值,甚至是在规划出一个具体应用之前就了解,但可能还不清楚如何开始进行评估。Achronix将该阶段称为准备阶段或者Phase Zero——这是一个客户去规划其应用概念的评估期,客户可以通过使用Achronix的工具和模型来对这些概念进行测试。 以下是一种非常实用的方法,可以帮助设计人员去决定eFPGA是否是其下一代SoC的正确选择。 为什么会考虑使用eFPGA 设计人员通常会遇到各种各样的计算处理问题,常用的解决方案都是在SoC中嵌入C