hdl:HDL库和项目 源码

HDL参考设计 HDL库和项目,用于各种参考设计和原型系统。 该存储库包含HDL代码(Verilog或VHDL)和使用Xilinx和/或Intel工具链创建和构建特定FPGA示例设计所需的Tcl脚本。 支持 HDL按“原样”提供,仅在提供支持。 如果您觉得不能,或不想在提问,则不要使用或查看在此存储库中找到的HDL。 就像您拥有在产品中使用此软件的自由和权利(在单独许可中有义务)并获得支持一样,您也拥有自由和权利不使用此软件并获得传统ADI联系人的数据表级支持您可能拥有的。 咨询服务没有免费替代品。 如果您有最好的一对一联系方式并且对时间敏感,请考虑聘请顾问。 如果要查找熟悉此存储库中的HDL的顾问,请在询问。 入门 该存储库支持基于或独立的不同的参考设计。 先决条件 或者 请确保您具有工具版本。 如何建立一个项目 要构建项目(生成比特流),必须使用。 如果您是Windows用户,请检