电力通信片上系统并行模拟测试结构研究

电力通信系统中广泛应用了数模混合片上系统SoC芯片。数模混合SoC高昂的测试成本成为制约其进一步应用的瓶颈。本文基于片上虚数字化的思想,提出了并行模拟结构设计,用数字ATE设备和测试访问机制完成对各个模拟芯核的并行测试。在此基础上,本文提出了两种与模拟测试外壳组(WCS)相适应的测试访问机制(TAM),并对两种TAM的构建方法和适用性进行了分析。本文对SHATI设计进行了版图级实现,验证了其对不同频率测试激励的适应性,实验证明,试用SHATI设计对于测试结构面积开销的优化在90%以上。