VLSI SoC Physical design using open source EDA Tools 源码

使用开源EDA工具的VLSI SoC /物理设计 涵盖的主题 第一天 IC设计组件术语 基于RISC-V的SOC设计 开源EDA工具 第2天 平面布置图 放置 单元设计流程 时序特性参数 第三天 CMOS反相器Spice仿真 欧拉路径与简笔图 布局后仿真 CMOS制造Craft.io 第四天 使用延迟表进行时序建模 理想时钟的时序分析 时钟树综合和信号完整性 使用真实时钟进行时序分析 第5天 RTL到GDSII的流程 合成 平面布置图 电源规划 放置 时钟树综合 静态时序分析 路由 布局 实验室练习 软件 用于RTL到GDS流程的工具列表 Yosys –用于合成 灰狼–放置 Qrouter –用于路由 Netgen –用于LVS 魔术–用于布局和布局 Qflow – RTL2GDS集成 OpenSTA&Opentimer –布局前和布局后静态时序分析 第一天 使用qflow初始化样本设计