直接数字合成的英文文献

介绍了一种基于直接幅值生成算法的直接数字频率合成器的结构。实现该算法的电路具有与数字精度长度成比例的门计数,其最简单的形式包括每个迭代步骤一个比较、一个加法和几个增量。提出了一种相位补偿的方法,以消除算法固有的样本在时间上的不均匀性。文中还分析了所提出的结构,重点分析了幅度采样的定时精度与产生的信号频率之间的关系。采用VHDL描述对该结构的FPGA实现进行了仿真,验证了所提出的解决方案。