大数据处理的可配置混合内存架构研究

本文提出了一种用于大数据处理的可配置混合存储架构(CHMA)。 它包括计算节点和内存节点。 可以根据不同应用的需求配置计算节点,以提高计算系统的适用性。 存储器节点包含存储器控制芯片和存储器网络,这些存储器控制芯片和存储器网络支持用不同类型的存储器设备来构建存储器系统。 每个内存控制芯片包含两个内存控制器。 提出了两种关键技术来优化CHMA的内存访问的带宽和等待时间,一种是多通道并行总线结构,另一种是插入到内存控制芯片中的缓存或缓冲区结构。 实验结果表明:首先,两个存储控制器集成在存储控制芯片中,可以最大程度地提高存储网络的带宽效率。 其次,多通道并行总线的带宽与两个存储通道的带宽保持平衡。 第三,当在存储器控制芯片中插入缓存或缓冲区结构时,减少了存储器访问的等待时间,提高了存储器访问的带宽,使64线程流OpenMP程序的存储器访问带宽增加了16.86%,并且执行NPB-MPI科学计算应用程序的速度平均提高了6%。