fpga partial reconfig:英特尔FPGA部分重配置(PR)设计流程的教程脚本和参考设计 源码

英特尔:registered:FPGA部分重配置设计流程 该存储库包含用于英特尔FPGA部分重配置设计流程的脚本,参考设计和教程。 位于tutorials子目录中 位于ref_designs子目录中 和Linux驱动程序位于software子目录中 位于scripts子目录中 用于模拟的组件位于验证子目录中 具有以下主要功能的用于Intel Arria 10设备的Intel QuartusPrime:registered:Pro Edition软件支持部分重配置设计流程: 命令行和图形用户界面,用于编译和分析 分层部分重新配置,使您可以在设计中创建子PR分区 模拟部分重新配置,使您可以观察重新配置分区中的结果更改和中间效果 信号抽头调试,同时获取静态区域和部分重配置区域 Quartus Prime 提供了用于创建部分重配置设计的Quartus Prime文档。 有关英特尔FPGA部分重配置IP内核的信息,请参阅《 。 将为