1. 首页
  2. 数据库
  3. 其它
  4. 利用CPLD技术和80C196XL时序特征实现DRAM控制器的设计

利用CPLD技术和80C196XL时序特征实现DRAM控制器的设计

上传者: 2021-04-07 01:48:25上传 PDF文件 162.98KB 热度 4次
0C186XL16位嵌入式微处理器[1]是Intel公司在嵌入式微处理器市场的上导产品之一,已广泛应用于电脑终端、程控交换和工控等领域。在该嵌入式微处理器片内,集成有DRAM RCU单元,即DRAM刷新控制单元。RCU单元可以自动产生DRAM刷新总线周期,它工作于微处理器的增益模式下。经适当编程后,RCU将向将处理器的BIU(总线接口)单元产生存储器读请求。对微处理器的存储器范围编程后,BIU单元执行刷新周期时,被编程的存储器范围片选有效。 存储器是嵌入式计算机系统的重要组成部分之一。通常采用静态存储器,但是在系统需要大容量存储器的情况下,这种方式将使成本猛增。如果
用户评论