systemverilog:SystemVerilog的东西 源码

SystemVerilog SystemVerilog 2012的解析器。可用于例如根据编码标准检查样式。 免责声明 这是一个很大的工作,它很可能会吞噬您的测试台并融化您的硬盘。 好的,这不太可能,但是对于许多实际的代码库,它可能无法解析有效的systemverilog。 也就是说,它确实适用于我可以访问的示例。 状态 请参阅Wiki。 怎么跑 有关请参见Wiki页面。