riscv zig:用Zig编写的RISC V模拟器 源码

RV64IM仿真器 该存储库包含一个库,用于仿真具有乘法扩展的RISC-V 64 CPU。 告诫:此处包含的RISC-V的实现未经过合规性测试。 它可能会产生错误的结果,并且最肯定不会拒绝所有无效的指令。 (C)2021年朗索实验室。 去做 也支持RV32(应该很容易) 已实施的特权指令 更好的文档