整合低功耗设计、验证和提高生产力的EDA工具等

整合低功耗设计、验证和提高生产力的EDA工具将的设计、验证和实现技术与CPF相集成 Cadence Low-Power Solution是用于低功耗芯片的逻辑设计、验证和实现的完全集成的、标准化的流程,将的设计、验证和实现技术与Si2Common Power Format(CPF)相集成,为IC工程师提供端到端的低功耗设计方案。CPF是在设计过程初期详细定义节约功耗技术的标准化格式。通过在整个设计过程中保存低功耗设计意图,该解决方案避免了费力的人工操作,大大降低了与功耗相关的芯片故障,并在设计过程初期提供功耗的可预测性。 Cadence Low-Power Solution通过在C