DS/CDMA通信中匹配滤波器的FPGA设计

摘 要:匹配滤波器因具有大的时间带宽积而在扩频和CDMA通信中受到极大重视,不仅作为快速捕获和RAKE分集等传统技术的最佳方案,而且在多用户检测、智能天线、多速率甚至是软切换等方面也都能发挥其优势;对匹配滤波器捕获的基本原理进行了研究并着重讨论了其多种FPGA实现结构。 关键词:直接序列扩频;数字匹配滤波器;折叠滤波;部分相关 20世纪80年代末90年代初,直接序列扩频码分多址(DS/CDMA)开始进入商用,宽带码分多址(BCDMA)的概念也相继提出,对具有大TW(时间带宽积,越大表明多址能力越强)值的匹配滤波器需求强烈,随着超大规模集成电路(VLSI)和逻辑可编程门阵列(FPGA)的发展