BD2快速捕获方法的研究与FPGA实现

针对北斗二代B1频点伪码相对较长,传统匹配滤波捕获占用资源过大的问题,在数字匹配滤波器的基础上,介绍一种折叠匹配滤波器结合快速傅里叶变换并行捕获的方法,将传统的多普勒频移和码相位的二维搜索减少为码相位、多普勒频移并行的一维搜索,以此缩短捕获时间和减少资源的消耗。首先对算法的数学模型进行推导,然后对快速捕获的核心模块——sinc内插单元、折叠匹配滤波单元以及FFT谱分析单元的原理和FPGA电路实现进行了详细的论述。最后通过在Modelsim软件平台上的验证,证明了该实现方案具有设计合理、捕获速度快和资源消耗低的特点,在应用于北斗信号捕获的同时,还适用于其他系统的伪随机码捕获。