基于高速数字电路设计与仿真

基于ADSP-TS101高速信号处理系统采用了集成系统设计,硬件部分引入信号完整性分析的设计方法进行高速数字电路的设计,要解决系统中主处理器在较高工作频率300 MHz下稳定工作的问题,以及在两个主芯片之间和主芯片与数据存储芯片之间数据高速互联的问题,提高系统的性能,满足设计要求。 1 系统硬件设计 1.1 数模混合部分的设计 A/D是数字和模拟混合部分,是设计重点考虑的部分之一。数字部分的频率高,模拟部分对于扰很敏感,处理不好,数字信号很容易干扰模拟信号,出现电磁干扰问题。降低数字信号和模拟信号间的相互干扰,要掌握电磁兼容的两个原则:尽可能减小电流环路的面积;系统只采用一个