基于FPGA可编程振荡器增强

当今复杂的 FPGA 含有众多用于实现各种电路与系统的功能块,诸如逻辑阵列、存储器、DSP 模块、处理器、用于时序生成的锁相环 (PLL) 和延迟锁定环 (DLL)、标准 I/O、高速数字收发器以及并行接口(PCI、DDR 等)。这些不同的功能块通常由多个时钟驱动,FPGA 一般会综合采用外部振荡器以及内部 PLL 与 DLL来生成时钟。系统设计人员必须决定如何综合使用外部与内部资源来实现的时钟树设计。而可编程时钟振荡器用作 FPGA 系统的时序参考,可提供一系列优势。其中首要优势是为了实现时钟树优化而进行高分辨率频率选择时所带来的设计灵活性。另一个巨大优势是具有可以减少电磁干扰 (EMI)