SAM4E单片机之旅

为使用更更高的波特率,则需要更更高的外设时钟的频率。这个时候就需要用到锁相环(PLL)了。锁相环可以对输入的时钟进行分频、升频后进行输出。MCK可以使用的锁相环为PLLA,而PLLA的输入时钟为MAINCK。 本节将配置MCK频率为120 MHz,UART波特率为115200 Hz。 一、 PLLA的限制 使用PLLA时需要考虑到它的限制,不然配置失败了也不好找原因。 对输入输出时钟频率的限制 PLLA的输入时钟范围需在3—32 MHz之间(PLLA对输入时钟可以进行预分频),输出时钟需要在80—240 MHz之间。另外,也可以查到,它的启动时间为150 us。 CPU运