AES加密算法的高速低功耗ASIC设计

摘 要:本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon 0.18μm CMOS工艺,实现了工作频率410MHz,数据吞吐率5.23Gbps,功耗为58 mW。采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗。 关键词:AES;ASIC;T盒;功耗管理;时钟门控 1 引言 从1976年美国数据加密标准算法(DES)公布以来,到20世纪末,DES算法或其某些变形基本上主宰了对称算法的研究与开发进程。随着密码分析水平