0.18μm CMOS Σ Δ ADC用数字抽取滤波器设计

Name: 0.18μm CMOS Σ Δ ADC用数字抽取滤波器设计
Rating: 4.5 (32 reviews)
Author: aniuman

上传者：aniuman 2021-02-22 17:02:40上传 PDF文件 197.7KB 热度 32次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

0.18μm CMOSΣ ΔADC用数字抽取滤波器设计

大小：198KB | 2021-02-22 17:02:40
高精度_ADC中的数字抽取滤波器设计.pdf

：设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波...

大小：0B | 2020-05-15 11:07:09
怎么样使用FPGA设计ADC数字抽取滤波器

针对Σ△ADC输出端存在的高频噪声问题，设计了一种Sinc数字抽取滤波器，实现了Σ-△调制器输出信号...

大小：1.8MB | 2024-09-25 10:05:53
高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cas...

大小：477KB | 2020-10-28 01:50:03
ADC数字抽取滤波模块的设计研究

ADC数字抽取滤波模块的设计研究

大小：0B | 2018-12-25 21:48:44
抽取滤波器芯片

这个CYPRESS抽取数字滤波器芯片的应用资料，对于应用设计，相当于一个IP核或者matlab里面的...

大小：0B | 2018-12-24 23:36:07
sigmadelta ADC的数字滤波器

sigma-deltaADC的数字CIC滤波器verilog代码，代码风格非常好，易于让初学者理解c...

大小：0B | 2019-07-24 18:23:00
ΔΣ模数转换器中数字抽取滤波器的设计

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎...

大小：809KB | 2020-07-18 03:40:56
FPGA实现FIR抽取滤波器的设计

本文所介绍的基于FPGA、采用分布式算法实现FIR滤波器的方法,在提高系统运行速度和节省硬件资源方面...

大小：69KB | 2020-08-19 07:55:48
基于FPGA的FIR抽取滤波器设计

用FPGA实现抽取滤波器比较复杂,主要是因为在FPGA中缺乏实现乘法运算的有效结构,现在,FPGA中...

大小：76KB | 2020-10-28 06:41:29
数字下变频中抽取滤波器的设计及FPGA实现

针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了...

大小：477KB | 2020-10-28 01:48:39
Ku波段0.18μm CMOS压控振荡器电路设计

在TSMC 0.18 μm RF CMOS工艺下设计了一个Ku波段电感电容压控振荡器,该电路采用NM...

大小：336KB | 2020-10-28 03:08:46
精密ADC用滤波器设计的实际挑战和考虑

精密模数转换器应用广泛，如仪器仪表和测量、电力线继电保护、过程控制、电机控制等。目前，SAR 型A...

大小：202KB | 2020-07-17 18:42:15
FIR抽取滤波器256级

fir滤波器，用verilog语言描述，是一个抽取滤波器

大小：0B | 2019-07-05 23:17:09
常用的Σ ΔADC数字滤波器类型

您有没有想过Σ-Δ模数转换器（ADC）如何才能在不同带宽下获得如此高的分辨率？秘诀就在于数字滤波器。...

大小：64KB | 2020-07-21 11:39:52
抽取率为2的CIC抽取滤波器

原始采样频率为44.1kHz,采样点数为10240点,并得出CIC抽取滤波器的抽取仿真结果示意图。文...

大小：656B | 2020-08-14 18:29:54