TI发布可定制编程的3 PLL时钟合成器/乘法器/除法器

TI推出的CDC706是目前市场上体积且功能强大的PLL合成器/乘法器/除法器之一。尽管其物理外形非常小巧,但却极为灵活。该器件能够在特定输入频率下生成几乎独立的输出频率。 输入频率可通过LVCMOS、差动输入时钟或单个晶振产生。通过SMBus数据接口控制器可以选择相应的输入波形。 为了获得独立的输出频率,每个PLL的参考除法器M都能设置于1至511的范围内,反馈除法器N则可设置于1到4095的范围内。然后将PLL - 压控振荡器(VCO)频率路由至可自由编程的输出开关矩阵,再路由至6个输出中的任意一个。开关矩阵包括一个附加的7位后除法器(范围为1到127)以及一个针对每个输出的反