数字电子学1 源码

Digital-electronics-1 实验室 莫杰梅诺 源代码 entity gates is port ( a_i : in std_logic ; -- Data input b_i : in std_logic ; -- Data input c_i : in std_logic ; f_o : out std_logic ; -- OR output function fnand_o: out std_logic -