3.3V CMOS 工艺下5V 电源轨的ESD 箝位电路 上传者:迪巴拉 2021-02-09 01:25:46上传 PDF文件 1.14MB 热度 6次 基于传统栅极接地NMOS 静电放电电源箝位结构,针对5V 供电情况,通过电平移位及低漏电流续.流措施,实现了3.3V CMOS 集成电路工艺条件下5V 电源轨的新型静电放电箝位电路,避免了高压工艺造.成的成本增加。该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流。采用中.芯国际0.18μm CMOS 集成电路工艺库模型,仿真验证了电路的正确性;流片结果通过了人体模型±4000V.测试,该电路可成功用于5V 电源轨静电放电保护。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 迪巴拉 资源:424 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com