多位数加法器

串行进位加法器图3-12为四位串行进位加法器的逻辑框图。这种加法器的构成比较简单,只需把四个全加器串联起来即可,S0—最低位和数,...,S4—最高位和数。1.低位全加器的进位输出连到相邻高位全加器的进位输入。2.最低位全加器的进位端CI应当接0。这种加法器虽然各位相加是并行的,但其进位信号是由低位向高位逐级传递的,因此运算速度较慢。超前进位加法器为了提高加法器速度,在逻辑设计上采用了先行进位的方法。图3-13为四位二进制超前进位加法器CT74LS283的简化逻辑符号。A3~A0和B3~B0是四位加数和被加数,F3~F0是和数,CO4是向高位的进位信号。优点:速度快。缺点:规模大时所用的元器件较多