成型滤波器是消除码间串扰的最有效手段之一,常规做法是利用查找表存储乘累加运算结果来实现,随着滤波器系数的增加,这种查找表算法导致现场可编程门阵列(FPGA)硬件资源的指数增长;对于可变符号速率的要求,常规做法是利用插值和抽取的方法实现数字信号的变采样处理,这种方法实现复杂,硬件成本高。文中提出了一种高速并行成型滤波器的FPGA实现方法,这种基于群延时结构的查找表算法,所需的查找表只需存储单位冲击响应的采样值,利用数据时钟相位对于查找表进行寻址,可灵活适应数据速率的变化。并且这种算法特别适用于并行实现,能够满足现代通信系统对于高速数据速率的要求。
