BaselineJPEG压缩器在XilinxFPGA上的设计与实现

由于近年来胶囊内窥镜需求的发展,以及FPGA在小型化和低功耗的技术进步,在内窥镜系统中应用FPGA为核心的解决方案已经成为可能。在目前的FPGA数字胶囊系统,以及未来用于胶囊窥镜的专用集成电路中,图像数据压缩都是重要组成部分。本文使用Verilog对普遍应用的Baseline JPEG压缩核进行封装并在FPGA进行实现和验证,并给出了电路设计和测试结果。在Xilinx Spartan LX9 FPGA上,所实现的Baseline JPEG压缩器达到最高 166 MHz 的时钟频率。