纯硬件解码2相AB正交编码器输出四倍频加减脉冲信号
Quartus 完整的工程,verilog HDL语言编写,输入编码器A与B正交信号,通过硬件4倍频后,输出脉冲,编码器正转时输出加脉冲,编码器反转时输出减脉冲,可以自行跟据加减脉冲信号修改并增加内部计数器后输出
下载地址
用户评论
