FPGA实现FIFO结构

该程序是基于quartus FPGA开发板的模拟FIFO程序; 4个拨码开关为输入数据端口,两个独立按键控制读写操作,4个led灯表示当前FIFO的输出;两个led灯表示FIFO的”写满“”读空“两种状态;FIFO大小为16; 按下”写“按键时,系统将拨码开关当前的状态写入FIFO,若写满了16个数,”写满“的led灯亮;按下”读“按键时,系统将最先写入FIFO的值读出,用4个led灯表示,若已经将所有值读出,则“读空”led灯亮;