Verilog HDL 简介 上传者：hkcbz 2020-12-29 22:49:56上传 PDF文件 19.03KB 热度 46次 Verilog HDL 是一种硬件描述语言,用于从算法级、RTL级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可介于简单的门级和完整的电子数字系统之间。数字系统可按层次描述。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
