verilog 四线spi时序 上传者：bovink 2020-12-21 05:43:45上传 V文件 2.21KB 热度 55次 verilog 四线spi时序,已验证,spi的时钟速率可配置,支持读和写,其中写数据共24位,前16位为寄存器地址,后八位是要写入的内容,上升沿采样写入;读数据前16位为要读取的寄存器的地址,上升沿读取,read_data 是该寄存器返回的值 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
