基于VHDL的数字频率计的设计 上传者：zzhuizhi 2020-12-20 21:39:13上传 PDF文件 1.25MB 热度 12次 不是本人的,是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下 载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电子电路自动化( EDA) 的过程。 不是本人的,是期刊摘录 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
