西北工业大学数字逻辑与verilog设计实验(数字电子技术实验)实验报告一 上传者：soap_8069 2020-12-20 10:30:12上传 ZIP文件 682MB 热度 78次 资源包括:1.modelsim10.2(bug少版本)安装包 2.完整实验报告一 3.第一次实验内容 4.第一次实验所需代码,包括modelsim项目 下载地址 用户评论 更多下载 下载地址 立即下载 立即下载 用户评论 发表评论 soap_8069 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
