全流程低功耗设计技术的应用

随着便携式电子设备的日益使用,要求集成电路IC及SoC的功耗越来越低。在今后日益复杂的设计中,实现一个可靠的电源网络以减小功耗变成了主要的挑战。对于使用者来说,期待每一代新产品都具有新型功能,同时也希望产品的体积小并具有较长的工作时间。解决这个难题的方法之一就是采用新型的IC设计技术,以提供小而且高效的晶体管。在整个设计流程中,为了使器件的性能和可靠性最优,电源方面的限制非常关键。例如在逻辑门应用中,由于开关从一种状态转换到另一种状态从而引起动态功耗。在开关的转换过程中,和晶体管门极相连的所有内部电容将会被充电,从而消耗功率。更为严重的是,门极也会给所有的外部电容充电,这些外部电容主要是导线产