嵌入式系统/ARM技术中的端接未使用的低电压差分信号总线输入(图)

低电压差分信号(LVDS)是EIA/TIA-644标准中定义的总线技术。这种技术的特点是通过使用差分信号有较低的电压摆幅,从而具备Gbps数据速率的能力。这种技术相对单端技术的优势包括消除差分线路上传输的两个平衡信号的电磁干扰,加强了抗噪声能力。但是,当并非所有的LVDS输入都使用的时候,我们必须注意,因为浮接输入端可能会引入噪声从而导致数据错误。所以当LVDS输入端不使用的时候需要进行合适的端接。 图1为不使用的LVDS输入端端接方案举例。 不使用的LVDS输入端将使用差分信号端间摆幅大于200mV的差分输入电压进行端接。 假设理想的共模电压为1.25V,且差分信号端间需要400