通信与网络中的Verilog HDL 中三种建模方式

3.3 三种建模方式在HDL的建模中,主要有结构化描述方式、数据流描述方式和行为描述方式,下面分别举例说明三者之间的区别。 3.3.1 结构化描述方式结构化的建模方式就是通过对电路结构的描述来建模,即通过对器件的调用(HDL概念称为例化),并使用线网来连接各器件的描述方式。这里的器件包括Verilog HDL 的内置门如与门and ,异或门xor等,也可以是用户的一个设计。结构化的描述方式反映了一个设计的层次结构。例[1]:一位全加器 图4 一位全加器的结构图 代码: module FA_struct (A, B, Cin, Sum, Count); input A; input B; inp