1. 首页
  2. 考试认证
  3. 华为认证
  4. EDA/PLD中的VHDL语言中信号设置的不同方式及注意事项

EDA/PLD中的VHDL语言中信号设置的不同方式及注意事项

上传者: 2020-12-13 08:10:58上传 PDF文件 105.9KB 热度 13次
摘要:通过一个偶同位产生器逻辑功能的实现过程,介绍了VHDL语言中信号设置的不同方 式及注意事项,并给出了完整的程序代码。 关键词:VHDL;程序 中图分类号:TP312 文献标识码:A 文章编号:1003-353X(2002)03-0045-03 Different expression andsome advertences of VHDL for signals setting He Feng (The 34th Electronic Research Institute,Ministry of Information Industry,Gui
用户评论