基于FPGA的CPLD可编程器件的信号音发生器设计 上传者:comeorgo 2020-12-13 05:19:47上传 DOC文件 1.76MB 热度 10次 系统给CPLD可编程器件提供的全局时钟为4096KHz,在CPLD可编程器件中我们可以通过分频近似地产生出如下4种信号音。 拨号音:连续发送的500Hz信号。 回铃音:1秒通,4秒断的5秒断续的500Hz信号。 忙音:0.5秒通,0.5秒断的1秒断续的500Hz信号。 振铃信号(铃流):频率为25Hz,以1秒通,4秒断的5秒断续方式发送。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 comeorgo 资源:2 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com