基于BUFGMUX与DCM的FPGA时钟电路设计

基于BUFGMUX与DCM的FPGA时钟电路设计 宋威,方穗明 在当前的数字集成电路设计中,同步电路占了绝大部分。所谓同步电路,即电路中的所有寄存器由为数不多的几个全局时钟驱动,被相同时钟信号驱动的寄存器共同组成一个时钟域,并可认为同时时钟域内所有寄存器的时钟沿同时到达。 然而,在实际电路中,同时钟域内寄存器时钟沿的到达时间存在偏差,即时钟偏差。通过合理的时钟设计,可以减少这种时钟偏差,使其相对时钟周期可以忽略不计,从而达到同步的效果。 1 ASIC的时钟电路 在ASIC的电路设计中,自动布局布线工具使用动态搭建时钟缓冲器树的方法来解决时钟偏差问题。其基本思想就是控制时钟源与寄