电源技术中的高速ADC应用中降低电源噪声的方法

在ADC设计中,噪声有多个来源,主要是 ADC 自身的电源,特别是在转换器周围设计和放置的电路走向。通过优化的设计考虑,可以把噪声对高速采集应用的影响最小化。数字电路通常会在其电源线路上产生噪声。如果还使用相同的电源对模拟或混合信号器件进行供电,则此噪声可以通过它们的电源插针耦合至这些元件。从某种程度上来说,它们的模拟或混合信号元件具有良好的电源抑制性能,这不会影响模拟或混合信号元件。 但是,正如数据表上所说明的那样,模拟和混合信号器件的电源抑制比 (PSRR) 通常指具有两个不同稳定直流电源电压的单个参数(例如偏移电压)的差异。此规格很少提及元件在抑制电源上的高频噪声方面如何发挥效能。有了高