万兆以太网物理层编码芯片设计

万兆以太网物理层编码芯片设计费瑞霞-朱恩-周忻-赵文虎-王志功 东南大学射频与光电集成电路研究所-南京 摘要 提出了一种并行处理的编解码方案/采用这种方案-设计了万兆以太网标准的物理编码子层发送端芯片/芯片由编码8扰码和变速箱'部分组成/考虑到测试问题-该芯片内置了伪随机码数据源/这种方案的优点是逻辑简单8速度快/芯片采用**工艺-用全定制方式实现/芯片引脚分布时参照规格/关键词 编码 并行处理方法 扰码器 变速箱工艺-以全定制方式设计/"系统结构 万兆以太网在**模型中处于物理层.物理层包括从上至下物理编码子层、物理媒质连接子层、2+8物理媒质关联子层、电路实现时-A;3层。又分成了'个小模