移位时序控制器研究与设计

移位时序控制器是高级在轨系统帧同步发送器设计的一部分,通过分析移位时序控制器的特点及其在传输过程中所遇到的各种问题,设计了基于格雷码计数器的移位时序控制器。其硬件电路部分由格雷码计数器、3-8译码器和D触发器构成;软件设计采用Verilog HDL语言,并在Altera Quartus II 综合开发平台上给出了其仿真结果。通过仿真效果图可以看出本文设计的移位时序控制器克服了传统的采用二进制计数器的易出错和输出产生毛刺的问题,得到了很好的输出结果。