EDA/PLD中的多时钟域数据传递的FPGA实现

随着EDA技术的发展,由于其在电子系统设计领域中的明显优势,FPGA已经在许多方面得到了广泛应用,特别是在无线通信领域,FPGA以其极强的实时性,指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片,实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换,并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防止亚稳态的出现,保持系统的稳定,是电路设计的关键。 1 时钟域转换中亚稳态的产生 触发