verilog编写一个符合IEEE标准的32位单精度乘法器

Name: verilog编写一个符合IEEE标准的32位单精度乘法器
Rating: 4.5 (29 reviews)
Author: xiaoyao17113

上传者：xiaoyao17113 2020-11-27 00:07:09上传 ZIP文件 5.89MB 热度 29次

使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器,并使用Modelsim进行仿真。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog编写一个符合IEEE标准的32位单精度乘法器

使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器,并使用Modelsim...

大小：5.89MB | 2020-11-27 00:07:09
Verilog HDL实现单精度浮点乘法器

舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。...

大小：7.18MB | 2020-12-11 08:18:53
32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现

大小：0B | 2019-09-07 08:37:43
verilog编写的乘法器

这是用verilog编写的乘法器程序，包括原文本和测试文本，并且在quartus软件上仿真成功。

大小：0B | 2019-10-06 07:02:09
EDA PLD中的32位单精度浮点乘法器的FPGA实现

摘要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采...

大小：159KB | 2020-12-22 00:53:33
Verilog32位booth乘法器

32位有符号数Booth乘法器，用Verilog代码实现，只是初级的设计。

大小：0B | 2020-05-13 19:21:43
8位verilog乘法器

8位verilog乘法器，简单易懂，采用移位相加的方法写成！

大小：0B | 2019-04-28 00:46:31
32位乘法器

32位并行乘法器，基于与门，全加器以及半加器实现的乘法器。

大小：0B | 2019-05-31 10:05:30
8位乘法器用verilog语言编写

用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考

大小：0B | 2019-07-09 06:32:21
verilog实现32位无符号乘法器和带符号乘法器

包含MULT、MULTU的v文件以及对应的testbank文件,代码带注释。

大小：3KB | 2021-05-13 20:35:53
32位的乘法器

此代码利用移位法实现了乘法器，并且对带时钟的进行了改进，分为同步和异步两种，仿真测试没有漏洞。

大小：0B | 2019-05-28 01:20:40
IEEE标准下高效Verilog HDL语言实现64位全精度浮点乘法器

该文件包含主文件和激励文件，并带有注释，使用Verilog HDL语言实现了一个高效的64位全精度浮...

大小：1.4KB | 2023-06-19 21:16:22
改进的Booth算法单精度浮点乘法器源码

Verilog源代码，自带testbench，可用synopsys直接综合，或者自己testbenc...

大小：0B | 2019-06-03 21:33:08
verilog乘法器

大小：0B | 2019-03-08 11:31:08
Verilog16位乘法器

通过移位相加的方法，实现两个16位二进制数据的相乘。经过测试，能够得到正确的结果。

大小：0B | 2019-07-08 19:36:13
verilog4位乘法器

Verilog4位乘法器设计实现4位二进制数的乘法运算

大小：0B | 2019-04-28 00:45:50