元器件应用中的高速化的绝对值电路

如图1的绝对值电路中波形的加减运算不能成立的原因,是因为要计算延迟了的A1的输出和输入信号。如果加减运算D1、D2的输出,则相位的移相相同,是解决延迟问题的很好方法,电路如图1所示。 图1 高化绝对值电路的构成 观察电路,好像是很整齐地动作,但实际上绝对值的输出如图所示是不平衡的。理由是由于差动放大器的输入电阻有限,受到信号源电阻(这里为R2及R3)的影响。 当二极管D1未导通时的差动放大器上来看,信号源电阻R2、在未导通时变成了R3,这样使正负输入时差动放大器的增益不同。 图2是图1电路的输出波形。负输入时约为+0.6Vp,正输入时约1Vp,负输入的增益产生了1/