关于DSP时钟电路的设计

时钟电路的设计对于DSP系统非常重要,这里结合一些网上的资料和个人的工作体会做一些介绍,不当之处请专家指正。 时钟电路设计原则: 1、系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片,这样有利于时钟信号的同步; 2、单一时钟信号时,一般的应用建议选择晶体时钟电路; 3、多个同频时钟信号时,可选择有源的晶振作为时钟电路; 4、尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性; 5、C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路; 6、VC5401、VC54